WEKO3
アイテム
SystemVerilogを用いたパラメタライズ可能な乗算器の設計に関する研究
https://aichi-pu.repo.nii.ac.jp/records/2000567
https://aichi-pu.repo.nii.ac.jp/records/2000567579538d1-1c64-4c68-9c32-5eaa4d89930a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
r05_19_tanahashi.pdf (117 KB)
|
.png)
|
| Item type | その他 / Others(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2025-05-09 | |||||||||
| タイトル | ||||||||||
| タイトル | SystemVerilogを用いたパラメタライズ可能な乗算器の設計に関する研究 | |||||||||
| 言語 | ja | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_1843 | |||||||||
| 資源タイプ | other | |||||||||
| 著者 |
棚橋, 大河
× 棚橋, 大河
|
|||||||||
| 内容記述 | ||||||||||
| 内容記述タイプ | Abstract | |||||||||
| 内容記述 | 2023年度卒業論文要旨, 情報科学部情報科学科 | |||||||||
| 言語 | ja | |||||||||
